SX User’s Manual Rev. 3.1 6 © 2000 Scenix Semiconductor, Inc. All rights reserved. www.scenix.com Contents 4.5.5 Watchdog Timeout   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142 4.5.6 MCLR Input Signal (Master Clear Reset)  . . . . . . . . . . . . . . . . . . . . . . . 142 Chapter 5 Input/Output Ports 5.1 Introduction  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 5.2 Reading and Writing the Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143 5.3 Port Configuration  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
5.3.1 Accessing the Port Control Registers   . . . . . . . . . . . . . . . . . . . . . . . . . . 145 5.3.2 MODE Register  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145 5.3.3 Port Configuration Example   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 5.3.4 Port Configuration Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 5.3.5 Port Configuration Upon Reset  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149 5.3.6 Port Block Diagram  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149 Chapter 6 Timers and Interrupts 6.1 Introduction  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151 6.2 Real-Time Clock/Counter  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
6.2.1 Prescaler Register   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 6.2.2 Maximum Count   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152 6.2.3 RTCC Operation as a Real-Time Clock or Timer  . . . . . . . . . . . . . . . . . 153 6.2.4 RTCC Operation as an Event Counter . . . . . . . . . . . . . . . . . . . . . . . . . . 153 6.2.5 RTCC Overflow Interrupts   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153 6.3 Watchdog Timer   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
6.3.1 Watchdog Timeout Period  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 6.3.2 Watchdog Operation in the Power Down Mode  . . . . . . . . . . . . . . . . . . 155 6.4 Interrupts  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
6.4.1 Single-Level Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 6.4.2 Interrupt Sequence  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156 6.4.3 RTCC Interrupts   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 6.4.4 Port B Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 6.4.5 Device-Specific Interrupts  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158 6.4.6 Return-from-Interrupt Instructions   . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 6.4.7 Interrupt Example   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159 Chapter 7 Analog Comparator 7.1 Introduction  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161 7.2 Comparator Enable/Status Register (CMP_B)   . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
7.2.1 Accessing the CMP_B Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162 7.3 Comparator Operation  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162