www.ubicom.com iii 1 Overview 1 1.1 Key Features  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  3 1.2 Architecture  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  8 1.2.1 CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  8 1.2.2 Serializer/Deserializer Units (SERDES)  . . . . . . . . . . . . . . . . . .  8 1.2.3 Low-Power Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  9 1.2.4 Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  10 1.2.5 Instruction Set  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  10 1.2.6 The ipModule Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  10 1.2.7 Programming and Debugging Support  . . . . . . . . . . . . . . . . . .  12 1.2.8 Applications  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  13 2 System Architecture 15 2.1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  17 2.1.1 STATUS Register  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  21 2.1.2 SPDREG Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  23 2.1.3 XCFG Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  25 2.2 Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  27 2.3 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  28 2.3.1 Loading the Program RAM  . . . . . . . . . . . . . . . . . . . . . . . . . . . .  29 2.3.2 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  30 2.4 Low Power Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  31 2.4.1 Speed Change Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  33 2.4.2 Instruction Timing  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  34 2.5 Interrupt Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  35 2.5.1 Interrupt Processing  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  37 2.5.2 Global Interrupt Enable Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . .  41 2.5.3 Interrupt Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  42 2.5.4 Return From Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  44 2.5.5 Disabled Resources  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  45 2.5.6 Clock Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  45 Table of Contents