List of Figures—IP2022 User’s Manual xii www.ubicom.com Figure 4-3 Timer 0 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 243 Figure 4-4 Real-Time Timer Block Diagram . . . . . . . . . . . . . . . . . 246 Figure 4-5 Multi-Function Timer Block Diagram  . . . . . . . . . . . . . 250 Figure 4-6 Watchdog Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265 Figure 4-7 Clock/Data Separation and EOP Detection. . . . . . . . 269 Figure 4-8 Receive Data Paths. . . . . . . . . . . . . . . . . . . . . . . . . . . . 271 Figure 4-9                          Transmit Data Paths . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
Figure 4-10   SERDES Interrupt Logic . . . . . . . . . . . . . . . . . . . . . . . . 286
Figure 4-11   USB Interface Example  . . . . . . . . . . . . . . . . . . . . . . . . 289
Figure 4-12   Ethernet Interface Example . . . . . . . . . . . . . . . . . . . . . 291
Figure 4-13   Analog-to-Digital Converter Block Diagram. . . . . . . . 295
Figure 4-14   Analog Comparator Block Diagram  . . . . . . . . . . . . . . 301
Figure 4-15   LFSR Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . 306
Figure 4-16   Mapping of the Residue Register . . . . . . . . . . . . . . . . 307
Figure 4-17   Parallel Slave Peripheral Interface . . . . . . . . . . . . . . . 318
Figure 4-18   External Memory Interface . . . . . . . . . . . . . . . . . . . . . . 321
Figure 4-19   External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . 322
Figure 4-20   Read Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
Figure 4-21   Write Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Figure 5-1 Command/Acknowledge Formats . . . . . . . . . . . . . . . . 331 Figure 5-2 FUSE0 Register Selection . . . . . . . . . . . . . . . . . . . . . . 335 Figure 5-3 SPI Serial Data Transmission . . . . . . . . . . . . . . . . . . . 344 Figure 5-4 SPI Bus Timing Diagram  . . . . . . . . . . . . . . . . . . . . . . . 345 Figure 5-5 Simple ISD/ISP Interface . . . . . . . . . . . . . . . . . . . . . . . 346 Figure 5-6 Serial Debug Unit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347 Figure 5-7 ISD/ISP Interface Signals . . . . . . . . . . . . . . . . . . . . . . . 348 Figure 5-8 Recommended ISD/ISP Connector (top view) . . . . . 352 Figure 5-9 ISD/ISP Timing Diagram  . . . . . . . . . . . . . . . . . . . . . . . 354 Figure 6-1 ISD/ISP Address Space . . . . . . . . . . . . . . . . . . . . . . . . 359 Figure 6-2 Gang Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361 Figure B-1 Pin Assignments (top view) . . . . . . . . . . . . . . . . . . . . . 377