www.ubicom.com xi Figure 1-1 IP2022 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .  1 Figure 2-1 CPU Registers  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  18 Figure 2-2 Data Memory Map  . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  27 Figure 2-3 Program Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . .  28 Figure 2-4 System Interrupt Logic. . . . . . . . . . . . . . . . . . . . . . . . . .  36 Figure 2-5 Interrupt Processing (On Entry to the ISR). . . . . . . . .  39 Figure 2-6 Interrupt Processing (On Return from the ISR) . . . . .  40 Figure 2-7 On-Chip Reset Circuit Block Diagram. . . . . . . . . . . . .  47 Figure 2-8 Power-On Reset Timing, Separate RST Signal  . . . .  48 Figure 2-9                          Power-On Reset, RST Tied to IOVDD . . . . . . . . . . . .  49
Figure 2-10   IOVDD Rise Time Exceeds Tstartup. . . . . . . . . . . . . .  50
Figure 2-11   External Reset Circuit  . . . . . . . . . . . . . . . . . . . . . . . . . .  51
Figure 2-12   Clock Logic  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  57
Figure 2-13   External Clock Input . . . . . . . . . . . . . . . . . . . . . . . . . . . .  58
Figure 2-14   Crystal Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  59
Figure 2-15   Ceramic Resonator Connection . . . . . . . . . . . . . . . . . .  60
Figure 3-1 Data Memory Map  . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  62 Figure 3-2 Direct Addressing, Special-Purpose Registers . . . . .  64 Figure 3-3 Direct Addressing, Global Registers . . . . . . . . . . . . . .  65 Figure 3-4 Indirect Addressing. . . . . . . . . . . . . . . . . . . . . . . . . . . . .  66 Figure 3-5 Indirect-with-Offset Addressing, Data Pointer . . . . . .  68 Figure 3-6 Indirect-with-Offset Addressing, Stack Pointer  . . . . .  70 Figure 3-7 Two-Operand Instruction Format . . . . . . . . . . . . . . . . .  72 Figure 3-8 Immediate-Operand Format . . . . . . . . . . . . . . . . . . . . .  72 Figure 3-9                          Jump and Call Instruction Format  . . . . . . . . . . . . . . . .  73
Figure 3-10   Bit Operation Instruction Format  . . . . . . . . . . . . . . . . .  73
Figure 3-11   Miscellaneous Instruction Format  . . . . . . . . . . . . . . . .  73
Figure 3-12   Stack Operation on Subroutine Call  . . . . . . . . . . . . . .  81
Figure 3-13   Stack Operation on Subroutine Return . . . . . . . . . . . .  83
Figure 4-1 Port Pin Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .  236 Figure 4-2 Port B Interrupt Logic . . . . . . . . . . . . . . . . . . . . . . . . . .  238 List of Figures